UNIVERSIDAD TECNOLÓGICA NACIONAL

FACULTAD REGIONAL CÓRDOBA

TÉCNICAS DIGITALES I

Trabajo Práctico de Laboratorio N° 2

Decodificadores Comerciales - Implementación en KIT CPLD

Cátedra:	Ing. Marcelo Casasnovas, Ing. Sergio Olmedo, Ing. Jorge Mercado, Ing. Florencia Molla
Cursos:	3R1, 3R2, 3R3, 3R4
Nivel:	3er año
Año:	2026

1. Objetivos

1.1. Objetivos Generales

- Manejo de decodificadores comerciales.
- Resolver problemas prácticos (decodificador BCD a 7 segmentos) utilizando el Kit de CPLD.
- Utilizar lenguaje de descripción de hardware (HDL) — Verilog.
- Utilizar la herramienta de desarrollo de Xilinx.

1.2. Objetivos Específicos

- Que cada alumno ponga en práctica los conocimientos adquiridos en la materia.
- Realizar ejemplos prácticos para ejercitar los temas teóricos.
- Utilizar CPLDs (Kit de CPLD).
- Utilizar un decodificador comercial CD4511.

2. Ejercicios Prácticos a Realizar

2.1. Parte 1: Decodificador Comercial BCD a 7 Segmentos (CD4511)

Utilizar con el *MiniLab* un conversor BCD a 7 segmentos (CD4511).

Nota: Se debe utilizar todo el potencial del integrado, especialmente las entradas de control LE, $\overline{\text{BI}}$ y $\overline{\text{LT}}$.

2.1.1. Objetivo

El objetivo de este práctico es armar y probar un decodificador BCD a 7 segmentos en un entorno de laboratorio reducido (*MiniLab*). El decodificador BCD a 7 segmentos comercial es un circuito electrónico que toma una entrada de 4 bits en formato BCD (*Binary Coded Decimal*) y la convierte en una salida correspondiente para mostrar un número decimal en un display de 7 segmentos.

2.1.2. Materiales Requeridos

- Placa de pruebas (*MiniLab*).
- Decodificador BCD a 7 segmentos (componente electrónico CD4511).
- Resistencias.
- Display de 7 segmentos.
- Fuente de alimentación.
- Cables de conexión.

2.1.3. Procedimiento

1. Analizar la hoja de datos del CD4511.
2. Armar el esquemático.
3. Armar el circuito siguiendo el esquemático.
4. Colocar la placa de pruebas en una superficie plana y asegurarse de que esté desconectada de cualquier fuente de alimentación.
5. Identificar los pines del decodificador BCD a 7 segmentos y el display de 7 segmentos según las especificaciones del fabricante.
6. Realizar las conexiones necesarias en la placa de pruebas para conectar el decodificador BCD a 7 segmentos y el display de 7 segmentos. Asegurarse de seguir correctamente el esquema de conexiones.
7. Agregar las resistencias necesarias para limitar la corriente en los segmentos del display de 7 segmentos.
8. Verificar nuevamente todas las conexiones antes de encender la fuente de alimentación.
9. Conectar la fuente de alimentación.
10. Encender la fuente de alimentación y observar el display de 7 segmentos.
11. Proporcionar una entrada en formato BCD de 4 bits al decodificador y verificar que el número correspondiente se muestre correctamente en el display de 7 segmentos.
12. Realizar diferentes pruebas utilizando distintas entradas BCD para asegurarse de que el decodificador funcione correctamente.
13. Documentar las observaciones y resultados obtenidos durante las pruebas.

Nota: Asegurarse de seguir las normas de seguridad en el laboratorio y de consultar la hoja de datos del decodificador BCD a 7 segmentos para obtener información adicional sobre el componente y las conexiones específicas.

2.1.4. Preguntas de Análisis

1. ¿Cuál es la función del decodificador BCD a 7 segmentos?
2. ¿Cuál es la conexión adecuada entre el decodificador y el display de 7 segmentos?
3. ¿Qué sucede si se proporciona una entrada inválida al decodificador?
4. ¿Cuál es la relación entre los bits de entrada y los segmentos del display?
5. ¿Cuál es la utilidad de las resistencias en el circuito?

2.2. Parte 2: Descripción HDL usando el KIT de CPLD

Diseñar un módulo combinacional en Verilog que, a partir de 8 entradas digitales, genere codigos y/o patrones personalizados en un display de 7 segmentos.

2.2.1. Procedimiento

1. Describir en HDL — Verilog.
2. Sintetizar y obtener el RTL en un CPLD XC9572XL.
3. Generar el archivo de restricciones de usuario (UCF):
   - Identificar los pines del display de 7 segmentos.
   - Identificar el transistor que activa el display a utilizar.
   - Identificar las llaves (switches) a utilizar.
4. Implementar el diseño.
5. Simular.
6. Conectar el kit de CPLD.
7. Conectar la fuente de alimentación.
8. Abrir *Manage Configuration Project* (iMPACT).
9. Borrar el CPLD.
10. Cargar el archivo binario `*.JED`.
11. Demostrar el correcto funcionamiento al realizar las diferentes pruebas utilizando distintas entradas binarias para asegurarse de que el decodificador funcione correctamente.
12. Documentar las observaciones y resultados obtenidos durante las pruebas.
13. Presentar el informe en la plataforma Universidad Virtual (U.V.).

3. Elementos Necesarios

- Kit de CPLD (XC9572XL).
- Software Xilinx ISE.
- Placa de pruebas (*MiniLab*) y componentes discretos (CD4511, display 7 segmentos, resistencias).

4. Consultas y Fecha de Entrega

4.1. Consultas

Las consultas podrán remitirse a las siguientes cuentas de correo electrónico institucional de los docentes:

- Ing. Jorge Mercado: jmercado@frc.utn.edu.ar
- Ing. Florencia Belén Molla: fmolla@frc.utn.edu.ar

Importante: La consulta debe realizarse desde su correo institucional. El nombre del asunto/tema del correo deberá respetar estrictamente el siguiente formato:

`TD1_TPX_3RY_26 GZZ`

Donde X=n°; Y = curso; ZZ es el n° de grupo (Ej: 01, 02, etc.).
Si no tiene numero de grupo, agregar su apellido.

4.2. Fecha de Entrega

La presentación del circuito funcionando y la entrega del informe se deberá coordinar con el JTP.

5. Bibliografía y Referencias

- Texas Instruments — *CD4511B CMOS BCD-to-7-Segment Latch Decoder Drivers*: https://www.ti.com/product/CD4511B
- Simulador de Circuitos Digitales: https://wp.7robot.net/simulador-de-circuitos-digitales/